金融界2024年4月17日訊息，據國家知識產權局公告，台灣積體電路制造股份有限公司取得一項名為「用於集成電路布局的系統和方法「，授權公告號CN113312871B，申請日期為2021年5月。
專利摘要顯示，公開了一種用於提供集成電路設計的方法。該方法包括接收並合成集成電路設計的表現描述。該方法包括基於合成的表現描述，透過對多個基於晶體管的單元進行布局布線來生成布局。該方法包括選擇性地存取單元庫，該單元庫包括多個基於非晶體管的單元，多個基於非晶體管的單元中的每個均與相應的延遲值相關聯。該方法包括透過插入多個基於非晶體管的單元中的一個或多個來更新布局。本申請的實施例提供了用於集成電路布局的系統和方法。
本文源自金融界
